本文目錄一覽：
- 1、FPGA開發用C語言編寫當前的現狀如何？
- 2、FPGA可以用什麼語言編程 用哪個語言比較好
- 3、現在C 語言可以設計 FPGA 么
- 4、請問FPGA可以拿C語言寫嗎？今天朋友拿的黑金的板子，用的好像是C語言
FPGA開發用C語言編寫當前的現狀如何？
有些工具號稱能把C/C++高級語言的演算法直接綜合，好像xilinx新出的vivado也有這種功能，但理論上這樣效率不高的，很難最大程度優化FPGA資源的使用。硬體工程師大多不接受用C語言去開發FPGA，因為FPGA本身是硬體邏輯的實現，和用來指示CPU執行的C語言相差很大。但隨著FPGA資源越來越大，系統演算法越來越複雜，綜合器的效率提高到可接受的程度時，用高級語言（不一定是C）開發FPGA可能是一種趨勢。
就像CPU的編程從彙編到高級語言，高級語言的效率肯定比彙編低，但當CPU性能足夠強之後，就不在意這點效率了，在者就是程序的複雜度決定不能再直接使用彙編語言了。
FPGA可以用什麼語言編程 用哪個語言比較好
FPGA可以用VHDL語言和VERILOG語言，目前歐洲前者用的多，而中國，美國，日本則更多的使用後者，而且後者和C語言比較的接近，只是它是並行的思維，建議學習VERILOG語言。 C語言語句是順序執行的，VERILOG語言是並行執行的，它最終生成硬體電路，它並不是為了一條一條的完成計算機指令，它的使命是生成特定的硬體電路，和C語言是完全不同的思想。
現在C 語言可以設計 FPGA 么
可以，vivado HLS, 將c語言轉為硬體語言，但一般用來寫演算法級別的，時序設計還是不行，寫演算法估計用的也少
請問FPGA可以拿C語言寫嗎？今天朋友拿的黑金的板子，用的好像是C語言
只要在FPGA中移植了nois核，相當於是CPU的一種東西，就可以使用其他的軟體語言。
C語言是一種軟體語言，需要CPU一條一條的執行。
VHDL全名Very-High-Speed Integrated Circuit HardwareDescription Language，這是一種硬體描述語言，根據EDA軟體綜合後會生成實實在在的電路，可以並行執行。
弊端的話應該是各有優劣的，C語言的好處是靈活，方便，編譯速度快。但是在嵌入式運行的時候可靠性和速度稍差。
硬體描述語言（VHDL）則相反，在嵌入式運行的時候可靠性和速度強，但是修改起來由於受到系統中時序的諸多限制修改需要考慮更多的問題，編譯速度也大受影響。
原創文章，作者：DOOH，如若轉載，請註明出處：https://www.506064.com/zh-tw/n/147321.html
微信掃一掃 
支付寶掃一掃 