c語言屬於硬件描述語言嗎,c語言屬於硬件還是軟件

本文目錄一覽：

• 1、計算機硬件描述語言(VHDL)與編程語言（C語言）的區別及關係，
• 2、可編程硬件描述語言主要包括哪倆種
• 3、為什麼說 c語言是接近硬件的語言？
• 4、關於硬件描述語言與C語言，彙編語言

計算機硬件描述語言(VHDL)與編程語言（C語言）的區別及關係，

首先說VHDL：它是描述電路的計算機工具，早期的CPLD等器件是基於與-或陣列的，更容易說明這點，VHDL是描述電路行為的，當下載到器件後，它就是具體的電路，這個電路全由與-或陣列組成。後期的FPGA也一樣，只是它是基於查找表的。再說C語言：我們可以認為它是用於控制特定電路的工作。我們都知道可以C編程的控制器都有程序存儲器，它裏面就存放了C編譯後的二進制代碼。而VHDL里下載後根本就不需要這個存放程序的地方。

可編程硬件描述語言主要包括哪倆種

硬件描述語言概述 隨着半導體技術的發展，數字電路已經由中小規模的集成電路向可編程邏輯器件（PLD)及專用集成電路（ASIC）轉變。數字電路的設計手段也發生了變化，由傳統的手工方式逐漸轉變為以EDA工具作為設計平台的方式。而隨着EDA技術的發展，使用硬件語言設計PLD/FPGA成為一種趨勢。目前最主要的硬件描述語言是VHDL和Verilog HD

目錄

硬件描述語言概述

硬件描述語言用途

硬件描述語言與原理圖輸入法的關係

硬件描述語言開發流程

硬件描述語言的發展

硬件描述語言概述

隨着半導體技術的發展，數字電路已經由中小規模的集成電路向可編程邏輯器件（PLD)及專用集成電路（ASIC）轉變。數字電路的設計手段也發生了變化，由傳統的手工方式逐漸轉變為以EDA工具作為設計平台的方式。而隨着EDA技術的發展，使用硬件語言設計PLD/成為一種趨勢。目前最主要的硬件描述語言是和Verilog HDL。 VHDL發展的較早，語法嚴格，而Verilog HDL是在C語言的基礎上發展起來的一種硬件描述語言,語法較自由。 VHDL和Verilog HDL兩者相比，VHDL的書寫規則比Verilog煩瑣一些，但verilog自由的語法也容易讓少數初學者出錯。 國外電子專業很多會在本科階段教授VHDL,在研究生階段教授verilog。從國內來看，VHDL的參考書很多，便於查找資料，而Verilog HDL的參考書相對較少，這給學習Verilog HDL帶來一些困難。 從EDA技術的發展上看，已出現用於CPLD/FPGA設計的硬件C語言編譯軟件，雖然還不成熟，應用極少，但它有可能會成為繼VHDL和Verilog之後，設計大規模CPLD/FPGA的又一種手段。

硬件描述語言用途

HDL有兩種用途：系統仿真和硬件實現。 如果程序只用於仿真，那麼幾乎所有的語法和編程方法都可以使用。 但如果我們的程序是用於硬件實現（例如：用於FPGA設計），那麼我們就必須保證程序”可綜合”（程序的功能可以用硬件電路實現）。 不可綜合的HDL語句在軟件綜合時將被忽略或者報錯。 我們應當牢記一點：”所有的HDL描述都可以用於仿真，但不是所有的HDL描述都能用硬件實現。

硬件描述語言與原理圖輸入法的關係

HDL和傳統的原理圖輸入方法的關係就好比是高級語言和彙編語言的關係。HDL的可移植性好，使用方便，但效率不如原理圖；原理圖輸入的可控性好，效率高，比較直觀，但設計大規模CPLD/FPGA時顯得很煩瑣，移植性差。在真正的PLD/FPGA設計中，通常建議採用原理圖和HDL結合的方法來設計，適合用原理圖的地方就用原理圖，適合用HDL的地方就用HDL，並沒有強制的規定。在最短的時間內，用自己最熟悉的工具設計出高效，穩定，符合設計要求的電路才是我們的最終目的。

硬件描述語言開發流程

用VHDL/VerilogHD語言開發PLD/FPGA的完整流程為：

1.文本編輯：用任何文本編輯器都可以進行，也可以用專用的HDL編輯環境。通常VHDL文件保存為.vhd文件，Verilog文件保存為.v文件

2.功能仿真：將文件調入HDL仿真軟件進行功能仿真，檢查邏輯功能是否正確（也叫前仿真，對簡單的設計可以跳過這一步，只在布線完成以後，進行時序仿真）

3.邏輯綜合：將源文件調入邏輯綜合軟件進行綜合，即把語言綜合成最簡的布爾表達式和信號的連接關係。邏輯綜合軟件會生成.edf（edif）的EDA工業標準文件。

4.布局布線：將.edf文件調入PLD廠家提供的軟件中進行布線，即把設計好的邏輯安放到PLD/FPGA內

5.時序仿真：需要利用在布局布線中獲得的精確參數，用仿真軟件驗證電路的時序。（也叫後仿真）

6.編程下載：確認仿真無誤後，將文件下載到中

硬件描述語言的發展

硬件描述語言HDL的發展至今已有20多年的歷史，並成功地應用於設計的各個階段：建模、仿真、驗證和綜合等。到20世紀80年代，已出現了上百種硬件描述語言，對設計自動化曾起到了極大的促進和推動作用。但是，這些語言一般各自面向特定的設計領域和層次，而且眾多的語言使用戶無所適從。因此，急需一種面向設計的多領域、多層次並得到普遍認同的標準硬件描述語言。20世紀80年代後期，VHDL和Verilog HDL語言適應了這種趨勢的要求，先後成為IEEE標準。

現在，隨着系統級FPGA以及系統芯片的出現，軟硬件協調設計和系統設計變得越來越重要。傳統意義上的硬件設計越來越傾向於與系統設計和軟件設計結合。硬件描述語言為適應新的情況，迅速發展，出現了很多新的硬件描述語言，像Superlog、SystemC、Cynlib C++等等。

為什麼說 c語言是接近硬件的語言？

怎麼這麼說，c是高級語言，彙編才是更接近硬件的，VHDL才是硬件描述語言

關於硬件描述語言與C語言，彙編語言

VHDL是硬件描述語言

一般在CPLD或者FPGA等可編程器件中使用

可以操作該器件的IO端口等

語法和C語言類似

C和彙編一般在PC、單片機和DSP使用

在單片機和DSP中使用時，很多情況也是操作硬件的