AXI總線詳解

一、AXI總線簡介

作為ARM架構中最常用的總線之一，AXI（Advanced eXtensible Interface）總線是一種高性能、低功耗、可擴展的總線協議。該總線協議可以支持從數據流到存儲處理器等各種應用，因此在現代數字系統中得到廣泛應用。AXI總線採用了分層架構，其中主要分為AXI3和AXI4兩個版本。AXI3被廣泛應用於FPGA的設計中，而AXI4則被用於Soc的設計中。下面我們將逐一介紹AXI總線的優點和應用場景。

二、AXI總線的優點

1、高性能：AXI總線是一種高性能、低延遲的總線協議。它可以在處理器和外設之間通過簡單的讀寫通信來傳遞數據。此外，AXI總線採用的是分層結構設計，可以更好地滿足系統不同層次的傳輸需求。

<AXI3_general>
signal axi3_awaddr      : std_logic_vector(29 downto 0);
signal axi3_awprot      : std_logic_vector(2 downto 0);
signal axi3_awvalid     : std_logic;
signal axi3_awready     : std_logic;
signal axi3_wdata       : std_logic_vector(31 downto 0);
signal axi3_wstrb       : std_logic_vector(3 downto 0);
signal axi3_wvalid      : std_logic;
signal axi3_wready      : std_logic;
signal axi3_bresp       : std_logic_vector(1 downto 0);
signal axi3_bvalid      : std_logic;
signal axi3_bready      : std_logic;
signal axi3_araddr      : std_logic_vector(29 downto 0);
signal axi3_arprot      : std_logic_vector(2 downto 0);
signal axi3_arvalid     : std_logic;
signal axi3_arready     : std_logic;
signal axi3_rdata       : std_logic_vector(31 downto 0);
signal axi3_rresp       : std_logic_vector(1 downto 0);
signal axi3_rvalid      : std_logic;
signal axi3_rready      : std_logic;

2、低功耗：AXI總線可以通過數據緩存功能實現低功耗，可以增加數據處理效率。此外，AXI總線還可以設計時鐘門控，降低電源使用。

<clk_en>
if rst = '1' then
    clk_en <= '0';
elsif rising_edge(clk) then
    if en = '1' then
        clk_en <= '1';
    else 
        clk_en <= '0';
    end if;
end if;

<axi4_wr>
if(wr_en = '1' and axi4_awready = '1' and axi4_wready = '1') then    
    axi4_awvalid <= '1';
    axi4_wvalid  <= '1';
    axi4_bready  <= '1';
    axi4_wdata   <= wr_data;
    axi4_wstrb   '1');
    axi_wr_addr  <= wr_addr;
    wr_en        <= '0';
end if;

3、可擴展性：AXI總線可以根據不同的傳輸需求，靈活地擴展傳輸帶寬和傳輸功能，可以滿足複雜設計的需求。

<AXI4_Lite>
-- AXI Light
signal awaddr: std_logic_vector(ADDR_WIDTH-1 downto 0);
signal awprot: std_logic_vector(2 downto 0);   
signal awvalid: std_logic;
signal awready: std_logic;            
                
signal wdata: std_logic_vector(DATA_WIDTH-1 downto 0);
signal wstrb: std_logic_vector((DATA_WIDTH/8)-1 downto 0);
signal wvalid: std_logic;
signal wready: std_logic;   

signal bresp: std_logic_vector(1 downto 0);            
signal bvalid: std_logic;
signal bready: std_logic;
            
signal araddr: std_logic_vector(ADDR_WIDTH-1 downto 0);
signal arprot: std_logic_vector(2 downto 0);
signal arvalid: std_logic;
signal arready: std_logic;

signal rdata: std_logic_vector(DATA_WIDTH-1 downto 0);
signal rresp: std_logic_vector(1 downto 0);
signal rvalid: std_logic; 
signal rready: std_logic;   

三、AXI總線的應用場景

1、存儲器：AXI總線可用於存儲器的訪問，其中包括RAM、ROM、Cache等，可以在數據傳輸速度和系統功耗之間達到最佳平衡。

<axi_ramt>
process (axi4_arvalid, axi4_araddr, axi4_rready)
  variable rdata:std_logic_vector(DATA_WIDTH-1 downto 0);
begin
  if (axi4_arvalid = '1' and axi4_arready = '1') then
    read_code(axi4_araddr, rdata);
    axi4_rdata  <= rdata;
    axi4_rresp  <= "00";
    axi4_rvalid <= '1';
    ar_r_index(7 downto 0) <= ar_r_index(7 downto 0) + 1;
  end if;
end process;

2、多處理器系統：AXI總線可以作為多處理器系統之間的通信橋樑，在保證數據傳輸速度和性能的同時，也可以降低整體功耗和開銷。

<axi_mpu>
process(axi4_arvalid,axi4_arready, axi4_araddr, axi4_rready)
variable status: std_logic_vector(1 downto 0);
begin
  if(axi4_arready = '1' and axi4_arvalid = '1') then
      case axi4_araddr is 
          when x"000" =>
              axi4_rdata   <= mpu_base;
              axi4_rresp   <= "00";
              axi4_rvalid  
              axi4_rdata  <= status;
              axi4_rresp  <= "00";
              axi4_rvalid 
              axi4_rdata    '0');
              axi4_rresp   <= "11";
              axi4_rvalid  <= '0';
      end case;
      mpu_r_index(7 downto 0) <= mpu_r_index(7 downto 0) + 1;
  end if;
end process;

3、數字信號處理：AXI總線可以用於數字信號處理，可用於音頻、視頻等方面的處理。AXI總線可以提供快速的數據傳輸和數據處理能力。

<axi_dac>
process (axi4_awvalid, axi4_awaddr, axi4_wvalid, axi4_wstrb, axi4_wdata, axi4_bready)
 begin
   if (axi4_awvalid = '1' and axi4_awready = '1') then
        write_address(axi4_awaddr);
        axi4_awready <= '1';
        axi4_wready  <= '1';
        dac_w_index(7 downto 0) <= dac_w_index(7 downto 0) + 1;
    end if;
    if (axi4_wvalid = '1' and axi4_wready = '1') then
        dac_writes(axi4_wdata, axi4_wstrb);
        axi4_wready <= '1';
        axi4_bvalid <= '1';
        axi4_bresp  <= "00";
        b_done      <= '1';
    end if;
end process;

四、小結

AXI總線是一種高性能、低功耗、可擴展的總線協議，在數字系統的設計中得到廣泛應用。文章中介紹了AXI總線的基本概念、優點和應用場景。希望小夥伴們多多了解、掌握和應用AXI總線，以便更好地完成數字系統的設計。