一、assign簡介 在verilog中，assign是一種連續賦值語句。它用於給wire類型變量賦值，從而產生一個組合邏輯。 assign通常用於組合邏輯電路的連線中，用來將某個…