posedge

一、posedge clk 在 Verilog 中，posedge 表示“正邊沿”，一般指時鐘信號的上升沿。常見的用法是在 always 塊中使用： always @(posedg…