fpga中的c語言,fpga用c語言

本文目錄一覽：

• 1、FPGA開發用C語言編寫當前的現狀如何？
• 2、FPGA的編程語言跟C語言有什麼不同？
• 3、請問FPGA可以拿C語言寫嗎？今天朋友拿的黑金的板子，用的好像是C語言
• 4、C程序和FPGA程序
• 5、FPGA的C語言建模

FPGA開發用C語言編寫當前的現狀如何？

有些工具號稱能把C/C++高級語言的算法直接綜合，好像xilinx新出的vivado也有這種功能，但理論上這樣效率不高的，很難最大程度優化FPGA資源的使用。硬件工程師大多不接受用C語言去開發FPGA，因為FPGA本身是硬件邏輯的實現，和用來指示CPU執行的C語言相差很大。但隨着FPGA資源越來越大，系統算法越來越複雜，綜合器的效率提高到可接受的程度時，用高級語言（不一定是C）開發FPGA可能是一種趨勢。

就像CPU的編程從彙編到高級語言，高級語言的效率肯定比彙編低，但當CPU性能足夠強之後，就不在意這點效率了，在者就是程序的複雜度決定不能再直接使用彙編語言了。

FPGA的編程語言跟C語言有什麼不同？

學FPGA給我最大的體會就是它的編程語言是並行執行的，不像C語言那樣一行一行的執行。verilog裡面有個always語句，所有的always語句塊全部並發執行，而always語句塊內部是逐行執行的（前提是只是用阻塞賦值）。

verilog中沒有中斷的概念，而逐行執行指令的C語言卻離不開中斷。

學習verilog必須要掌握最基本的概念，像上面的阻塞賦值等等，新手都要經歷這一關的，呵呵。

還有，verilog是始終離不開硬件，c語言中可以不限制循環次數，而verilog就不行，因為每循環一次就會增加FPGA內部資源的佔用。

最後在說一點兒，verilog中有的語句不能被綜合（Oh，什麼是綜合？，百度吧），像定義浮點的float就不可以，在編程時慎用。

好啦就說這些。

請問FPGA可以拿C語言寫嗎？今天朋友拿的黑金的板子，用的好像是C語言

只要在FPGA中移植了nois核，相當於是CPU的一種東西，就可以使用其他的軟件語言。

C語言是一種軟件語言，需要CPU一條一條的執行。

VHDL全名Very-High-Speed Integrated Circuit HardwareDescription Language，這是一種硬件描述語言，根據EDA軟件綜合後會生成實實在在的電路，可以並行執行。

弊端的話應該是各有優劣的，C語言的好處是靈活，方便，編譯速度快。但是在嵌入式運行的時候可靠性和速度稍差。

硬件描述語言（VHDL）則相反，在嵌入式運行的時候可靠性和速度強，但是修改起來由於受到系統中時序的諸多限制修改需要考慮更多的問題，編譯速度也大受影響。

C程序和FPGA程序

C語言是目前世界上流行、使用最廣泛的面向過程的高級程序設計語言。 C語言對操作系統和系統使用程序以及需要對硬件進行操作的場合，用C語言明顯優於其它高級語言，許多大型應用軟件都是用C語言編寫的。

C語言一共只有32個關鍵字,9種控制語句，程序書寫自由，主要用小寫字母表示。它把高級語言的基本結構和語句與低級語言的實用性結合起來。 C 語言可以象彙編語言一樣對位、字節和地址進行操作, 而這三者是計算機最基本的工作單元。

運算符豐富

C的運算符包含的範圍很廣泛，共有種34個運算符。C語言把括號、賦值、強制類型轉換等都作為運算符處理。從而使C的運算類型極其豐富表達式類型多樣化，靈活使用各種運算符可以實現在其它高級語言中難以實現的運算。

數據結構豐富

C的數據類型有：整型、實型、字符型、數組類型、指針類型、結構體類型、共用體類型等。能用來實現各種複雜的數據類型的運算。並引入了指針概念,使程序效率更高。另外C語言具有強大的圖形功能, 支持多種顯示器和驅動器。且計算功能、邏輯判斷功能強大。

FPGA（Field－Programmable Gate Array），即現場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎上進一步發展的產物。它是作為專用集成電路（ASIC）領域中的一種半定製電路而出現的，既解決了定製電路的不足，又克服了原有可編程器件門電路數有限的缺點。

以硬件描述語言（Verilog或VHDL）所完成的電路設計，可以經過簡單的綜合與布局，快速的燒錄至 FPGA 上進行測試，是現代 IC設計驗證的技術主流。這些可編輯元件可以被用來實現一些基本的邏輯門電路（比如AND、OR、XOR、NOT）或者更複雜一些的組合功能比如解碼器或數學方程式。在大多數的FPGA裡面，這些可編輯的元件里也包含記憶元件例如觸發器（Flip－flop）或者其他更加完整的記憶塊。

系統設計師可以根據需要通過可編輯的連接把FPGA內部的邏輯塊連接起來，就好像一個電路試驗板被放在了一個芯片里。一個出廠後的成品FPGA的邏輯塊和連接可以按照設計者而改變，所以FPGA可以完成所需要的邏輯功能。

FPGA一般來說比ASIC（專用集成電路）的速度要慢，實現同樣的功能比ASIC電路面積要大。但是他們也有很多的優點比如可以快速成品，可以被修改來改正程序中的錯誤和更便宜的造價。廠商也可能會提供便宜的但是編輯能力差的FPGA。因為這些芯片有比較差的可編輯能力，所以這些設計的開發是在普通的FPGA上完成的，然後將設計轉移到一個類似於ASIC的芯片上。另外一種方法是用CPLD（Complex Programmable Logic Device，複雜可編程邏輯器件)。

FPGA的C語言建模

FPGA肯定不會用C做，畢竟概念完全不一樣，但現在有些類似C的HDL，比如systemC這種語言，其實更像C++，可以完成一些數字系統建模，主要是事件觸發，就是激勵和響應。

用systemC，完全看工程師個人愛好，不用也可以，verilog、systemverilog都可以做，只是效率不同而已。

寫過程序的都知道，無論是C、還是java等，都是順序程序語言，和FPGA開發用的HDL完全不是一個概念，如果牽涉到順序思維設計，在可以模擬的前提下，可以先用牽涉C的工具，比如openCV做視頻等，來模擬下，最後換成HDL在FPGA里實現，因為大量的順序處理，會讓FPGA設計難度加大。