verilog

一、插件简介 VSCode Verilog插件是一种增强型开发工具，可用于Verilog/HDL设计和开发，同时提供丰富的编辑器功能、语法高亮工具和代码错误检查器等功能。 该插件高…

一、Verilog分频器介绍 Verilog分频器是一种可以将输入的时钟信号进行分频的电路，常常被用在数字电路设计中。它的基础原理是基于时钟信号的周期性，通过对时钟信号进行特定的计…

一、循环结构 Verilog的generate语句是其独有的特性，它可以生成不同数量的相同电路。generate for循环语句可以按照一个范围生成一组模块，这样可以避免重复编写大…

一、repeat语法及使用 在Verilog中，repeat语句可以被用于多次执行一个代码块。repeat语句的语法如下： repeat (n) begin //待执行语句 end…

一、什么是Verilog Verilog是硬件描述语言(HDL)，主要用于电子设计自动化(EDA)和硬件级别的开发。它是IEEE标准的一部分，最近发布的版本是2017年的IEEE …

一、if else语句介绍 在Verilog语言中，if else语句是一种非常基本的条件控制语句，用于根据条件来选择执行的指令。如果条件为真，则执行if语句块中的指令，否则执行e…

一、Case语句的介绍 Case语句是Verilog中的一种条件语句，类似于其他编程语言中的Switch语句。Case语句用于多路选择控制，比较常用的场合是对输入信号或状态进行处理…

一、Verilog Function的概述 Verilog Function是一种能够在Verilog HDL中独立存在的可编程模块，它能够接受输入参数，并产生一个输出结果。与Ve…

一、UART简介 UART是通用异步收发传输器（Universal Asynchronous Receiver/Transmitter）的缩写，它是一种串行通讯接口标准。相比较其他…

一、Verilogassign的用法 在Verilog中，使用assign语句将一个或多个输入信号赋值给一个输出信号，在电路中极为常见。assign语句使用格式如下： assign…

一、异步FIFO概述 异步FIFO是一种广泛应用于数字电路中的数据交换缓冲存储器，可以将数据在不同的时钟域之间进行转换。 在异步FIFO中，读取和写入的时钟域可以不同，因此，数据可…

一、简介 icarusverilog是一款高效、开源的Verilog仿真器，主要用于数字和模拟电路的仿真和验证。它是根据IEEE1364标准实现的，可以生成VCD格式的波形文件，从…

一、localparam和parameter的基本意义 在Verilog中，localparam和parameter都是用于表示常量值的关键字，但是它们具有不同的作用。parame…

一、verilog取反的基础知识 在数字电路中，取反操作是常见的操作之一。在verilog中，取反也是常用的操作之一。verilog中的取反可以对一个数的每个位进行取反操作。ver…

一、算术运算符 算术运算符包括加、减、乘、除、模运算。其优先级从高到低为： 1. ** 2. * / % 3. + – 其中，指数运算符“**”具有最高优先级，紧接着是乘、除、模运…