NAIX

verilog assign用法详解

一、assign简介在verilog中，assign是一种连续赋值语句。它用于给wire类型变量赋值，从而产生一个组合逻辑。 assign通常用于组合逻辑电路的连线中，用来将某个…

编程 2024-10-04